

SYMMETRIC MULTIPROCESSORS(SMP)

ขณะที่ความต้องการทางด้านประสิทธิภาพเพิ่มมากขึ้นและราคาของ microprocessor จะหยุดอยู่กับที่ผู้ขายจึงนำระบบ SMP มาแนะนำให้ผู้รู้จัก SMP เป็นสถาปัตยกรรมคอมพิวเตอร์ HARDWARE และด้วยระบบการทำงานที่สะท้อนถึงสถาปัตยกรรมนั้นๆ SMP จึงสามารถนิยามได้ว่าเป็นระบบคอมพิวเตอร์ชนิดเดียวที่ทำงานตามลักษณะนี้

1. มีความสามารถที่เปรียบได้กับ processor 2 ตัวหรือมากกว่านั้น
2. มีการแบ่งหน่วยความจำหลักออกเป็นส่วนๆและต่อ I/O ได้ง่ายการเชื่อมต่อใช้ระบบ bus หรือ การ connection ปกติ ดังนั้นเวลาในการเข้าถึงข้อมูลก็จะเท่ากับ processor เพียงตัวเดียว
3. processor ทุกตัวจะแบ่งการเข้าถึงอุปกรณ์ I/O โดยจะส่งผ่านช่องโดยแต่ละช่องจะแตกต่างกัน กำหนดโดยความยาวผ่านไปยังอุปกรณ์
4. คอมพิวเตอร์ทุกเครื่องสามารถทำงานได้ด้วยตัวของมันเอง
5. ระบบทุกระบบทำงานร่วมกันและมีระบบหนึ่งที่ ควบคุมการทำงานระหว่าง processors แต่ละตัว

หัวข้อ 1 ถึง 4 จะทำ self-explanatory หัวข้อ 5 อธิบายตรงกันข้ามซึ่งเกี่ยวกับความไม่รอบคอบของระบบ multiprocessing เช่น ตามที่ cluster ในภายหลังและ physical unit ของ interaction คือ สามารถใช้ถ้อยคำหรือเพิ่มข้อมูลที่สมบูรณ์ใน SMP ซึ่ง ข้อมูลเฉพาะกลุ่มสามารถประกอบเป็นระดับของ interaction และ สามารถทำให้อยู่ในระดับสูง จากการทำให้เป็น 2 เท่า ของหน่วยประมวลผล

ระบบปฏิบัติการ ของ SMP ตารางหน่วยประมวลผล หรือ threads across all ของ processor ซึ่ง SMP มีตัวเลขประโยชน์ที่สามารถเป็นไปได้เหนือกว่าสถาปัตยกรรม uniprocessor ซึ่งรวมตามมาที่หลัง

- performance: ถ้างานที่ทำโดยคอมพิวเตอร์สามารถบันทึกดังนั้นสามารถบันทึกแบ่งงานที่ทำใน parallel ซึ่ง ระบบเกี่ยวกับ processor หลายๆตัวจะทำให้มีประสิทธิภาพมากกว่าซึ่งหนึ่งในนั้นจะมี processor ของชนิดเดียวกัน(รูปหน้า 16.3)

- Availability: ใน symmetric multiprocessor หนึ่ง ๆ เพราะว่าทุกๆ processor ตัวใดๆไม่สามารถหยุดทำงานได้เพราะฉะนั้นระบบที่ทำงานเชื่อมต่อกันจะมีประสิทธิภาพลดลง

- Incremental growth : ผู้ใช้สามารถจะเพิ่มประสิทธิภาพระบบได้โดยการเพิ่ม processor

- Scaling: ผู้ที่สามารถเสนอผลิตภัณฑ์จึงแตกต่างทั้งด้านราคาและประสิทธิภาพ, ลักษณะพิเศษพื้นฐานของ processor ในระบบ

มันเป็นส่วนสำคัญที่เป็นไปได้ว่าจะดีกว่า รับประทานได้ ระบบทำงานจะกำหนดการทำงานด้วยเครื่องมือและฟังก์ชันที่เป็นประโยชน์คล้ายๆในระบบ SMP ลักษณะพิเศษของ SMP คือการมีชีวิตอยู่ของ processor ระบบจะสามารถช่วยเหลือกันใน processor และสามารถทำงานพร้อมกันได้

หัวข้อ 1 ถึง 4 จะทำ self-explanatory หัวข้อ 5 อธิบายตรงกันข้ามซึ่งเกี่ยวกับความไม่รอบคอบของระบบ multiprocessing เช่น ตามที่ cluster ในภายหลังและ physical unit ของ interaction คือ สามารถใช้ถ้อยคำหรือเพิ่มข้อมูลที่สมบูรณ์ใน SMP ซึ่ง ข้อมูลเฉพาะกลุ่มสามารถประกอบเป็นระดับของ interaction และ สามารถทำให้อยู่ในระดับสูง จากการทำให้เป็น 2 เท่า ของหน่วยประมวลผล

ระบบปฏิบัติการ ของ SMPตารางหน่วยประมวลผล หรือ threads across all ของ processor ซึ่ง SMPมีตัวเลขประโยชน์ที่สามารถเป็นไปได้นี้อีกกว่าสถาปัตยกรรม uniprocessor ซึ่งรวมตามมาที่หลัง

- performance: ถ้างานที่ทำโดยคอมพิวเตอร์สามารถบันทึกคั้งนั้นสามารถบันทึกแบ่งงานที่ทำใน parallel ซึ่ง ระบบเกี่ยวกับ processor หลายๆตัวจะทำให้มีประสิทธิภาพมากกว่าซึ่งหนึ่งในนั้นจะมี processor ของชนิดเดียวกัน(รูปหน้า 16.3)

- Availability: ใน symmetric multiprocessor หนึ่ง ๆเพราะว่าทุกๆ processor ตัวใดๆไม่สามารถหยุดทำงานได้เพราะฉะนั้นระบบที่ทำงานเชื่อมต่อกันจะมีประสิทธิภาพลดลง

- Incremental growth : ผู้ใช้สามารถจะเพิ่มประสิทธิภาพระบบได้โดยการเพิ่ม processor

- Scaling: ผู้ที่สามารถเสนอผลิตภัณฑ์จึงแตกต่างทั้งด้านราคาและประสิทธิภาพ, ลักษณะพิเศษพื้นฐานของ processor ในระบบ


มันเป็นส่วนสำคัญที่เป็นไปได้ว่าจะดีกว่า รับประทานได้ ระบบทำงานจะกำหนดการทำงานด้วยเครื่องมือและฟังก์ชันที่เป็นประโยชน์คล้ายๆในระบบ SMPลักษณะพิเศษของ SMP คือการมีชีวิตอยู่ของ processor ระบบจะสามารถช่วยเหลือกันใน processor และสามารถทำงานพร้อมกันได้

การจัดระเบียบ

รูปที่16.4 บรรยายเกี่ยวกับคำศัพท์ การจัดระเบียบของระบบ multiprocessor มี 2 processor หรือ มากกว่านั้น แต่ละ processor จะบรรจุตัวของมันเองรวมทั้งควบคุมหน่วย,ALU,หารลงทะเบียนและ แคช แต่ละ processor จะเข้าไปแบ่งหน่วยความจำกันและ I/O จะทำแผนการผ่านบางสิ่งที่มาจากกลไกของ interconnection processor สามารถติดต่อสื่อสารกับเครื่องอื่นๆได้โดยผ่านหน่วยความจำ (ข้อความและสถานภาพของคำแนะนำที่มาจากพื้นที่ของข้อมูลปกติ) มันอาจจะเป็นไปได้สำหรับ processor ที่จะเปลี่ยนสัญญาณได้อย่างถูกต้อง หน่วยความจำมักจะถูกจัดระเบียบในเวลาเดียวกันหลายครั้ง เพื่อที่จะเข้าไปแบ่งแยกส่วนของหน่วยความจำทั่วไปของตัวมันเอง และช่อง I/O และทรัพยากรในการแบ่งด้วยเช่นกัน

การจัดระเบียบของระบบ multiprocessor สามารถแบ่งได้ดังนี้

1. การแบ่งเวลา หรือ bus ปกติ
2. หน่วยความจำ multiport
3. หน่วยศูนย์กลางการควบคุม



รูป 16.4

การแบ่ง time ของ bus

การแบ่ง time ของ bus คือ กลไกที่ง่ายที่สุดสำหรับการสร้างระบบ multiprocessor (รูป 16.5) การสร้าง และ interfaces เป็นการง่ายเหมือนกับการทำสำหรับระบบ single processor ซึ่งจะใช้ bus interconnection ซึ่ง bus ประกอบด้วย ตัวควบคุม ที่อยู่ และบรรทัดข้อมูล การทำให้ DMA สะดวกต่อการเคลื่อนย้ายจาก I/O processors, ลักษณะเด่นที่ตามมาจะมีดังนี้

- **Addressing** : มันต้องเป็นไปได้ที่จะเห็นความแตกต่างของหน่วย บน bus เพื่อที่จะค้นหาแหล่งที่มาและข้อมูลของจุดหมายปลายทาง
- **Arbitration** : บาง I/O หน่วย สามารถทำหน้าที่เป็นหัวหน้าได้อย่างชั่วคราว กลไกประกอบด้วยความสมบูรณ์ที่ตัดสินชี้ขาดในการขอร้องสำหรับ การควบคุม bus , การใช้ชนิดของโครงการ
- **Time sharing** : เมื่อหน่วยใดหน่วยหนึ่งกำลังควบคุม bus อยู่หน่วยอื่นๆ ก็จะต้อง lock ถ้ามันจำเป็น ต้องระงับการปฏิบัติการจนกระทั่ง การเข้าถึงจะประสบความสำเร็จ


ลักษณะเด่นของ uniprocessor เหล่านี้ คือ การใช้การได้อย่างตรงไปตรงมาในโครงสร้าง SMP ในกรณีหลัง,ตอนนี้มี multiprocessor เช่นเดียวกับ multiple I/O processor ความพยายามทั้งหมด จะได้รับการเข้าถึง 1 หรือ มากกว่าหน่วยความจำโดยผ่าน bus

การจัดระเบียบ bus มีข้อได้เปรียบมากมาย เมื่อเปรียบเทียบกับทางเข้าอื่นๆ


- **Simplicity** : นี่คือทางเข้าที่ง่ายที่สุดในการจัดระเบียบ multiprocessor interface ทางกายภาพ และที่อยู่,การตัดสินชี้ขาด และการหาเหตุผลการแบ่งเวลาของแต่ละ processor ยังคงเหมือนกับระบบ single-processor
- **Flexibility** : มันเป็นเรื่องง่ายที่จะขยายระบบ โดยการผูกมัด processor กับ bus
- **Reliability** : bus คือ passive ที่จำเป็นขนาดกลาง และความล้มเหลวของบางแผนหารที่ผูกมัด ไม่ควรเป็นเหตุความผิดพลาดของระบบทั้งหมด

ข้อเสียเปรียบที่สำคัญ ในการจัดระเบียบ bus คือ การปฏิบัติการกล่าวถึงหน่วยความจำทั้งหมดของ bus ผ่าน bus ธรรมดาตลอดดั่งนั้นรวดเร็วของระบบถูกจำกัดโดยเวลาของ bus เพื่อที่การปฏิบัติการที่ดีขึ้น มันคือความต้องการที่จะจัดหาแต่ละ processor ด้วยการ แคลช หน่วยความจำนี้ควรจะลดจำนวนของการเข้าถึง bus อย่างดี โดยปกติ workstation และ PC SMPs มี 2 ระบบของ แคลช ด้วย L1 cache เกี่ยวกับภายใน (เหมือนกับภายใน chip ใน processor) และ L2 cache ไม่ภายในก็ภายนอก

การใช้ แคลช แนะนำการพิจารณาที่ออกแบบใหม่ เพราะแต่ละท้องถิ่นของ แคลช จะบรรจุจินตนาการของส่วนของหน่วยความจำถ้าค่าถูกเปลี่ยนในแต่ละ แคลช มันสามารถทำให้ค่าหนึ่งค่าเป็นโมฆะไปได้ใน แคลช อื่นๆ ในการปกป้องนี้ processor อื่นๆต้องถูกเตือนซึ่งการ update เกิดขึ้น ปัญหานี้เป็นที่รู้จักกันในนามปัญหา *cache coherence* และโดยทั่วไปนี้ค่อนข้างจะมีที่อยู่ใน hardware มากกว่าโดยระบบการดำเนินการ พวกเรากล่าวออกมาในข้อ 10.3



รูป 16.5



รูป 16.6

ช่องหลายช่องในหน่วยความจำ

ช่องต่างๆ หน่วยความจำสามารถเข้าถึงได้โดยตรง การเข้าถึงศูนย์กลางชั้นส่วนหน่วยความจำได้อย่างอิสระโดยแต่ละเครื่องประมวลผลและชิ้นส่วน I/O (ข้อ 16.6). ลอจิกที่เกี่ยวข้องกับหน่วยความจำที่ความต้องการที่ขัดกัน วิธีที่ใช้บ่อยๆ กับข้อตกลงที่ขัดกันต้องกำหนดมีเครื่องหมายลำดับก่อนหลังอย่างถาวรเพื่อแต่ละช่องหน่วยความจำ. โดยชนิดส่วนติดต่อฟิสิกส์และไฟฟ้าแต่ละช่องจะเหมือนกันไม่ว่าใช้สำหรับทำงานอะไรในชั้นส่วนหน่วยความจำช่องเดียวไปจนถึงระดับที่เล็กกว่าหรือไม่มีการแก้ไขความต้องการสำหรับเครื่องประมวลผลหรือชิ้นส่วน I/O เพื่อช่องต่างๆ ให้เหมาะสมกับหน่วยความจำ.

หน่วยความจำที่มีหลายช่องจะเข้าถึงได้ยากมากกว่าแบบบัสความต้องการผลรวมที่ถูกต้องทางลอจิกเพื่อที่จะได้รับเพิ่มระบบหน่วยความจำ อย่างไรก็ตามการป้องกันดีกว่าเพื่อประสิทธิภาพเพราะว่าแต่ละเครื่องประมวลผลมีการทำงานให้แต่ละชิ้นส่วนหน่วยความจำ ข้อได้เปรียบอื่นๆของการมีหลายช่องไว้เพื่อแก้ไขส่วนของหน่วยความจำเหมือน "private" เพื่อหน่วยความจำหรือเครื่องประมวลผลมากขึ้นหรือ ชิ้นส่วน I/O ความสามารถนี้ยอมสำหรับการเพิ่มความปลอดภัยปะทะการเข้าถึงที่ไม่ให้สิทธิและสำหรับ ที่ใช้บันทึกของทำงานประจำ ในพื้นที่ของหน่วยความจำไม่สามารถแก้ไขได้ง่ายโดยเครื่องประมวลผลอื่นๆ

ส่วนจุดอื่นๆรูปแบบการเขียนใช้สำหรับคอนโทรลแลชเพราะว่าไม่มีความหมายที่สะดวกอื่นๆเพื่อเตือนเครื่องประมวลผลอื่นๆของหน่วยความจำใหม่ๆ

หน่วยศูนย์กลางการควบคุม

ศูนย์กลางการควบคุมจนกระทั่งข้อมูลที่แยกออกมาเป็นทางข้างหลังและ 4 ระหว่างชิ้นส่วนอิสระ คือ เครื่องประมวลผล, หน่วยความจำ, I/O หน่วยควบคุมที่สามารถเก็บข้อมูลชั่วคราวตามความต้องการและกระทำซ้ำและเวลาในฟังก์ชัน มันยังสามารถผ่านสถานะและควบคุมข้อความระหว่างเครื่องประมวลผลและกระทำการเตือนการปรับปรุงแลชเพราะว่าลอจิกทั้งหมดสำหรับการจัดระเบียบ ค่าที่ตั้งไว้ในหน่วยประมวลผลหลายทางถูกเฟ่งเลง

ในศูนย์กลางการจนกระทั่งส่วนติดกับ I/O, หน่วยความจำ, และเครื่องประมวลผลยังคงไม่ได้ถูกรบกวน ซึ่งได้เตรียมลักษณะที่เปลี่ยนแปลงและความเรียบง่ายของส่วนเชื่อมต่อกันของระบบของการเข้าหา bus ส่วนการแก้ไขข้อเสียของการเข้าหาคือหน่วยควบคุมที่สลับซับซ้อนทั้งหมดซึ่งมันเป็นสิ่งที่ทำให้ประสิทธิภาพช้าลง

The central control unit structure ที่เคยเป็นของระบบหลัก multiple-processor เช่น large-scale members of the IBM S/370 family และมันยังดีเลิศจนทุกวันนี้

Multiprocessor Operating System Design Considerations

SMP operating system จัดการประมวลผลและแหล่งที่มาของคอมพิวเตอร์อื่นๆซึ่งผู้ใช้ได้เห็นองค์ประกอบเดียว operating system การควบคุมแหล่งที่มาของระบบ ในข้อเท็จจริงเช่น รูปร่างภายนอกจะปรากฏ single-processor multiprogramming system ในส่วนทั้ง2อย่างคือSMPและuniprocessor cases multiple jobs หรือprocessor จะคล่องตัวที่ระยะเวลาหนึ่งและมันเป็นความรับผิดชอบของ operating system ที่จะกำหนดแบบแผนการปฏิบัติงานและจักรสรรแหล่งที่มา user จะสร้างการประยุกต์นั้นจะใช้multiple-processor หรือ multiple threads ภายในการประมวลผลโดยปราศจากการพิจารณาจากsingle-processor หรือmultiple-processor ซึ่งจะทำได้ ดังนั้นmultiprocessor operating จะต้องจัดทำให้โดยภาระหน้าที่ทั้งหมดของmultiprogramming system ที่เพิ่มขึ้นเป็นจุดเด่นพิเศษที่จัดทำให้multiple-processor ระหว่างการออกแบบการแก้ไขประเด็นสำคัญมีดังต่อไปนี้

-**Simultaneous concurrent process:** ปกติระบบปฏิบัติการต้องการเข้าไปในการประมวลผลต่างๆที่ปฏิบัติในเวลาเดียวกันเหมือนIS การปฏิบัติงานของ multiple-processor จะคล้ายหรือแตกต่างกับส่วนของระบบปฏิบัติการ table และการควบคุมโครงสร้างจะต้องจัดการอย่างเหมาะสมถูกต้องหลีกเลี่ยงสภาพที่ไม่เหมาะสมต่อไป

-**Scheduling:** ตารางสารบัญจะถูกแสดงโดยการประมวลผลหลายๆการประมวลผลดังนั้นควรหลีกเลี่ยงการขัดแย้งและตารางสารบัญจะต้องกำหนดตัวแปรในการประมวลผล


-**Synchronization:** multiple active processes อาจเป็นไปได้ที่จะถูกแบ่งจากที่ที่ว่างหรือถูกแบ่งแหล่งที่มา I/O และก็จะต้องทำที่จะจัดหาให้เกิดในเวลาเดียวกันที่มีประสิทธิภาพเป็นความสะดวกซึ่งบังคับใช้แยกออกไป

-**Memory management:** การจัดการ memory บน multiprocessor จะต้องจัดการกับจุดที่สำคัญทั้งหมดบนเครื่องระบบปฏิบัติการหน่วยประมวลผล ต้องการความสามารถซึ่งหาได้ที่มีลักษณะความสัมพันธ์กันของฮาร์ดแวร์ เช่นเดียวกับช่องหลายช่องในหน่วยความจำที่จะสำเร็จในประสิทธิภาพที่ดีที่สุด The paging mechanisms บนความแตกต่างในการประมวลผลจะเท่ากันที่บังคับใช้อย่างสม่ำเสมอเมื่อการประมวลผลต่างๆได้แบ่งหน้าหรือส่วนและตัดสินใจในส่วนที่ทำหน้าที่แทน

-**Reliability and fault tolerance:** ระบบปฏิบัติการจะเตรียมลดข้อขัดข้องให้ดีขึ้น ตารางสารบัญและส่วนอื่นๆของระบบปฏิบัติการจะต้องยอมรับในส่วนน้อยของการประมวลผลและจัดการปรับปรุงโครงสร้างใหม่ให้สอดคล้องกัน

A Mainframe SMP

PC และ workstation SMPs จะใช้แผนการการติดต่อระหว่าง bus มันเป็นการให้ข่าวสารข้อมูลที่จะพิจารณาการเข้าถึงซึ่งมีให้เลือกซึ่งใช้สำหรับการดำเนินการเร็วๆนี้ของ the IBM S/390 mainframe family [MAK97]



รูป 16.7

รูป 16.7 วาดให้เห็นองค์กรครอบคลุมของ S/390 SMP. องค์กรของระบบวัดระยะจากตัวที่ไม่ใช้หน่วยประมวลผลกับหนึ่งการ์ดหน่วยความจำหลักถึงระบบที่สูงที่สุดกับ 10 เครื่องประมวลผลและ 4 การ์ดหน่วยความจำที่ติดตั้งไว้รวมถึงค่าที่ติดตั้งไว้หรือ 2 เครื่องประมวลผลเพิ่มเติมซึ่งให้เป็น เครื่องประมวลผล I/O ส่วนประกอบคีย์ของค่าที่ติดตั้งไว้มีดังต่อไปนี้:

-หน่วยเครื่องประมวลผล (PU) : นี้คือ CISC microprocessor , ซึ่งมีการใช้คำสั่งมากที่สุดคือ hardwired และนอกจากนี้ยังกระทำโดย firmware. แต่ละ PU รวมถึง 64-KBL1 แคชซึ่งเป็น unified (ข้อมูลและคำสั่ง)ขนาดของแคช L1 ต้องมีขนาดพอดีกับชิป PU และเพื่อบรรดการเข้าถึงรอบชิป

-แคช L2: แต่ละแคช L2 บรรจุ 384 KB. แคช L2 ถูกจัดเรียงในกลุ่ม x2, กับทีละ 3PUs ที่สนับสนุนกลุ่มและการเตรียมเข้าถึงผู้ช่องว่างหน่วยความจำหลักทั้งหมด.

-การปรับเครือข่ายที่เปลี่ยนบัสให้เหมาะสม (BSN): BSNs อยู่ระหว่างการติดต่อแคช L2 และหน่วยความจำหลัก. แต่ละBSN ยังรวมถึงระดับ 3(L3) ซึ่งขนาดของแคชคือ 2 MB.

-การ์ดหน่วยความจำ:แต่ละการ์ดจัดขึ้น 8 GB ของหน่วยความจำสำหรับทั้งหมดของความจุ32 GB .

มีความสามารถที่น่าสนใจจำนวนมากค่าที่ตั้งไว้ใน S/390 SMP

-การต่อแบบ switch

-การแบ่งแบบ L2 cache

-L3 cache

การต่อแบบ switch

การแบ่ง bus เดียวเป็นส่วนหนึ่งของการเตรียมการของ SMPs สำหรับ PCs และ workstations โดยการเตรียมนี้ bus เดียวจะกลายเป็นปัญหาของการออกแบบ แต่ S/390 จะจัดการด้วย 2 วิธี วิธีแรก ความจำหลักจะแยกเป็น 4 การ์ด แต่ละการ์ดจะมีตัวควบคุมการเก็บข้อมูลของมันเองซึ่งสามารถที่จะส่งผ่านข้อมูลไปยังหน่วยความจำด้วยความเร็วสูง ในการ load ไปยังหน่วยความจำจะถูกตัดโดย factor หนึ่งใน 4 ตัว เพราะแต่ละเส้นทางจะไม่เกี่ยวข้องกันเลย วิธีที่สองคือการต่อจากตัวประมวลผลไปยังการ์ดหน่วยความจำเดี่ยวที่แบ่งไว้ จะไม่อยู่ในรูปแบบของการแบ่ง bus แต่จะเหมือนกับ point-to-point links มากกว่า แต่ละ links จะต่อกลุ่มตัวประมวลผลที่มี 3 ตัว ด้วย L2 cache กับ BSN ใน BSN ทางกลับกันแล้วการกระทำกับแบบ switch นั้นสามารถที่จะผ่านข้อมูลไปโดยใช้การต่อ 5 links โดยมี L2 links 4 ตัว BSN ที่ต่อกับ physical links 4 ตัว กับ logical data bus หนึ่งตัว ด้วยเหตุนี้จึงเกิดข้อดีคือการย้อนกลับ ไปเป็นแบบ L2 links 3 ตัว ซึ่งใช้ในการต่อ แคช

การแบ่งแบบ L2 แคช

ในการใช้ แคช แบบ two-level สำหรับ SMP ซึ่งตัวประมวลผลแต่ละตัวจะมี แคช แบบ dedicate L1 และ L2 เมื่อเร็ว ๆ นี้ได้มีความคิดที่น่าสนใจเกี่ยวกับการแบ่ง L2 แคช ที่ก้าวหน้าขึ้น โดยในแบบแรกๆ ของ S/390 SMP จะเท่ากับรุ่นที่ 3 ที่ IBM ได้ทำประโยชน์ของ แคช แบบ dedicate L2 ในแบบล่าสุดการแบ่งแบบ L2 นี้จะถูกใช้มาก โดย 2 ข้อที่เปลี่ยนไปคือ:

1. การย้ายจากแบบรุ่น 3 ไปเป็นรุ่น 4 รุ่นที่ล่าสุด IBM จะเร็วเป็น 2 เท่าของ microprocessor ถ้าไม่เปลี่ยนจะเกิดปัญหากับ bus ได้ในขณะที่เดียวกันก็ต้องการจะนำ รุ่น 3 มาใช้ใหม่เท่าที่ทำได้
2. การวิเคราะห์ S/390 workloads แสดงให้เห็นขนาดที่ใหญ่ของการแบ่งคำสั่งและข้อมูลที่จะใช้

ข้อพิจารณาเหล่านี้ นำมาใช้กับ S/390 รุ่น 4 ทีมออกแบบได้วิเคราะห์ประโยชน์ของการใช้ L2 แคช 1 ตัวหรือหลายตัว ซึ่งจะแบ่งโดยตัวประมวลผลหลายตัว ในครั้งแรกๆ อาจจะดูเหมือนว่าไม่ดีนัก การผ่านข้อมูลจะช้ามากเพราะตัวประมวลผลจะคอยทำการผ่านไปยัง แคช L2 แบบเดี่ยว อย่างไรก็ตาม จำนวนที่น่าจะพอความจริงแล้วจะแบ่งไปโดยตัวประมวลผลหลายตัว ดังนั้น การแบ่ง แคช จะเพิ่ม throughput ให้มากกว่าตัวที่ถ่วงมันไว้ ข้อมูลที่ถูกแบ่งและพบใน แคช ที่แบ่งจะถูกบรรจุอย่างรวดเร็ว ถ้าพบได้แถว bus

Table 16.1 การออกแบบ S/390 G4 ในส่วนของเวลาที่ใช้เริ่มกับ แคช โดยใช้หน่วยประมวลผลทั้งหมด, ในปัจจุบันมีการปรับปรุงประสิทธิภาพโดยใช้ระบบ VIA ซึ่งมีประสิทธิภาพมากกว่า,VIA

ใช้ระบบบัลที่สมบูรณ์ แต่การวิเคราะห์ประสิทธิภาพควรรู้ แขนง ร่วมกับ BSNs buses จึงจะเกิดประโยชน์สูงสุดของ แขนง และลดปัญหาในการส่งข้อมูล. ค่าของ แขนงเป็นสิ่งยืนยันถึงการวัดประสิทธิภาพและแสดงถึงการปรับปรุง แขนง hit rates ดูจากตารางการใช้ G3 organization [MAK 97].

L3 Cache

ส่วนประกอบอื่นๆที่น่าสนใจของ S/390 SMP คือการใช้ แขนง ระดับ3 (L3 Cache) . L2 Cache เป็นตำแหน่งใน BSNs ดังนั้น L3 Cache อยู่ระหว่าง L2 Cache และ memory card อีกหนึ่งตัว. การส่งข้อมูลจะเร็วกว่าการส่งจาก main memory ใน Cache Line จะทำงานร่วมกับ processor อื่นๆ.

ตาราง 16.1 แสดงผลลัพธ์ของ แขนง ทั้ง 3 ระดับในระบบ SMP ชนิด S/390 . Access Penalty (PU cycles) เป็น latency ระหว่างข้อมูลไป แขนง ลดหลั่นตามลำดับและครั้งแรกจะส่งค่ากลับ 16 byte data. L1 Cache ทำให้เกิด Hit rates 89 % , ส่วนที่เหลืออีก 11 % ของเมมโมรี่จะแยกเป็น L2 เท่ากับ 5 % , L3 เท่ากับ 3 % และการเข้าถึงเมมโมรี่ใช้เพียง 3 % เท่านั้น .

16.4 clusters

รูปแบบหนึ่งที่เป็นที่นิยมในการออกแบบระบบคอมพิวเตอร์ คือ clustering

clustering คือ การเชื่อมต่อระบบคอมพิวเตอร์หลายๆ ระบบให้ทำงานร่วมกันอย่างมีประสิทธิภาพสูงสุด เราสามารถกำหนดกลุ่มของ cluster ที่เชื่อมต่อกันให้คอมพิวเตอร์ทั้งหมดทำงานร่วมกันได้แบบเครื่องจักร โดยคอมพิวเตอร์ทุกเครื่องจัดเป็นระบบใหญ่ คือสามารถทำงานได้ด้วยตัวของมันเอง จากรูปแบบของ Cluster ในเรื่องเกี่ยวกับการเขียน เครื่องแต่ละเครื่องใน Cluster จะเปรียบเสมือนกับเป็นพิมพ์ (ปุ่มต่างๆ)

[BREW 97] รายชื่อ 4 หัวข้อที่สามารถบอกถึงผลสำเร็จของ Clustering มันสามารถทำงานบรรลุวัตถุประสงค์หรือออกแบบสิ่งที่ต้องการได้

-**Absdute scalability** : เป็นไปได้ที่จะสร้าง Cluster ใหญ่ๆ ที่ทำงานได้เหมือนกับเครื่องจักรแต่ละ Cluster สามารถมีเครื่องจักรประกอบได้ถึง 1 โหล ซึ่งก็คือ มีเครื่องประมวลผลได้หลายๆเครื่อง


-**Incremental sca;ability** : cluster สามารถเพิ่มระบบใหม่ๆเข้าไปในระบบเล็กๆ โดย user สามารถสร้างระบบขนาดพอประมาณและสามารถขยายได้ตามต้องการโดยมีระบบเล็กทำหน้าที่แทนระบบใหญ่ๆ

-**High availability** : เพราะว่าแต่ละเครื่องใน Cluster คือ สามารถทำงานได้ด้วยตัวของมันเอง จึงสามารถทำงานต่างกันได้หลายงาน โดย Software จะทำงานได้โดยอัตโนมัติ

-**Superior price/performance** : ในการสร้างงานระบบ Cluster สามารถทำงานได้เท่ากับหรือมากกว่า คิดว่าคอมพิวเตอร์ที่ทำงานเดี่ยวๆเพียงเครื่องเดียวและมีค่าใช้จ่ายน้อย

Cluster Configuration

ในการอธิบายถึง Cluster สามารถอธิบายได้หลายอย่าง บางทีก็จะแบ่งออกเป็นประเภทหรือไม่คอมพิวเตอร์ใน Cluster ก็แบ่งกันเข้าถึงข้อมูลใน disk ดังรูป 16.9 แสดง 2 เครื่องใน Cluster ในการเชื่อมต่อ 1 ครั้ง สามารถติดต่อแลกเปลี่ยนข้อความที่มีความสำคัญๆกันได้ ใน Cluster ในการเชื่อมต่อกันสามารถทำได้ง่ายโดยใช้ระบบ LAN แต่ในบางกรณีที่มีเครื่องคอมพิวเตอร์จำนวนมากๆ Cluster จะใช้การเชื่อมต่อแบบ LAN หรือ WAN เพื่อติดต่อระหว่างกันดังในรูป เครื่องคอมพิวเตอร์แต่ละเครื่องจะสามารถทำงานได้มากขึ้นโดยไม่จำเป็นต้องใช้เครื่องคอมพิวเตอร์มากๆ แต่ได้ประสิทธิภาพและผลประโยชน์เพิ่มขึ้น



รูป 16.9

รูป 16.9 เป็นทางเลือกที่จะ shared – disk ของ cluster ในกรณีนี้โดยทั่วไปก็ยังสามารถส่งข้อมูลระหว่างกันได้ ในการเพิ่มระบบย่อยใน cluster จะทำหน้าที่ควบคุมคอมพิวเตอร์หลายๆเครื่องใน cluster ดังในรูปเราเรียกระบบย่อยนี้ว่าระบบ RAID. โดยระบบ RAID ทำงานคล้ายกับ shared – disk แต่มีประโยชน์มากกว่า คือสามารถทำงานหลายอย่างที่คอมพิวเตอร์เครื่องเดียวทำไม่ได้ให้สำเร็จ

ในการเลือก cluster ที่สามารถทำงานได้ดี จากการเลือกทำงาน Hewlett Packard [HP96] กำหนดการแยกประเภทโดยดูจากการทำงานของ function , ซึ่งเราต้องพิจารณา.

Gluster sersus

ตาราง 16.2 วิธีการรวมกลุ่ม : ผลประโยชน์และขีดจำกัด

วิธีการรวมกลุ่ม	คำอธิบาย	ผลประโยชน์	ขีดจำกัด
Passive standby	Server ที่รองลงมาจะรับช่วงในกรณีของ sever ที่สำคัญเกิดความผิดพลาด	ง่ายต่อการดำเนินการ	มูลค่าสูงเพราะ sever รองลงมาหาไม่ได้สำหรับงานกระบวนการ
Active secondary	Server ที่รองลงมามักจะใช้สำหรับงานกระบวนการเช่นกัน	มูลค่าลดลงเพราะ sever ที่รองลงมาสามารถใช้สำหรับกระบวนการได้	มีความซับซ้อนเพิ่มขึ้น
Separate servers (sever ที่แบ่งเป็นส่วน-ส่วนๆ)	Server ที่แบ่งเป็นส่วนๆ จะมี disk ของตัวมันเอง ข้อมูลคือการบันทึกอย่างต่อเนื่อง จากหลักสำคัญไปสู่ sever ที่รองลงมา	มีการหามาได้สูง	เครือข่ายและ sever ที่เหมาะสมเหนือพอที่จะบันทึกการปฏิบัติการ

Servers connected to disks (server ติดต่อกับ disk)	Server มีสายไฟฟ้า เหมือนกับ disk แต่ละ sever ของมันจะมี disk ของมัน ถ้า sever ตัวหนึ่งเสีย disk ของมันจะถูกรับช่วงโดย sever ตัวอื่น	เครือข่ายลดลง	บ่อยครั้งที่ต้องการ disk ที่สะท้อนได้ หรือ เทคโนโลยี RAID ที่จะชดเชย สำหรับการเสียดังของ disk ที่ผิดพลาด
Servers share disks (server ที่แบ่ง disk กัน)	Server ที่พลาดการแบ่งเข้าไปใน disk ในเวลาเดียวกัน	เครือข่ายต่ำและมี sever ที่เหนือกว่าการเสียดังของการ downtime เป็นเหตุโดย disk ที่ผิดพลาด	ต้องการ lock การจัดการ software บ่อยๆ ที่เกิดกับการสะท้อนของ disk หรือ เทคโนโลยี RAID

โดยปกติแล้ว วิธีเก่าที่เรารู้จักกันในนาม **passive standby** คือวิธีต่างๆที่จะทำให้ computer เครื่องหนึ่งจัดการ load ได้ทั้งหมด ขณะที่ computer เครื่องอื่นๆยังคงไม่ว่องไวในการเตรียมพร้อมการรับช่วงเหตุการณ์ของการไม่ทำงานในหลักสำคัญได้ การประสานงานของเครื่องจักร ความว่องไวหรือหลักสำคัญ บางครั้งคราวจะส่ง heartbeat ข้อความเพื่อที่จะเตรียมเครื่องจักรให้พร้อม ควรจะหยุดข้อความเหล่านี้ไว้ก่อนจะมาถึง การเตรียมจะสันนิษฐานว่า sever หลักสำคัญจะผิดพลาด และใส่ตัวมันเองลงในการปฏิบัติการ วิธีการแก้ไขมาได้เพิ่มขึ้น แต่ไม่ได้ทำให้การปฏิบัติการดีขึ้นเลย นอกจากนี้ถ้าคำแนะนำเพียงอย่างเดียวที่แลกเปลี่ยนระหว่างระบบ 2 ระบบได้คือข้อความจาก heartbeat และถ้าสองระบบนั้นไม่แบ่ง disk กัน การเตรียมพร้อมจะทำให้การปฏิบัติหน้าที่กลับมาและจะไม่เข้าไปที่ database เพื่อจัดการหลักสำคัญ

โดยทั่วไปแล้ว passive standby จะไม่ถูกส่งไปอย่างเป็นกลุ่มๆ ระยะเวลาเป็นกลุ่มๆจะถูกเก็บไว้สำหรับ computer interconnect มากมายซึ่ง คือการทำงานอย่างว่องไวทั้งหมดในขณะที่ การรักษาภาพพจน์ของระบบเดิยวออกไปสู่โลกภายนอก คำว่า **active secondary** มักจะใช้ในการส่งไปยังโครงร่าง 3 วิธีของการรวมกลุ่มสามารถพิสูจน์ได้คือ การแบ่งแยก sever การไม่แบ่งบัน และแบ่งหน่วยความจำ

วิธีการลงมือรวมกลุ่มของแต่ละเครื่อง computer คือ การแบ่งแยก **separate sever** ด้วย disk ของมันเอง และไม่มี disk แบ่งกันระหว่างระบบ (รูป 16.9a) การจัดการจะทำให้การปฏิบัติเช่นเดียวกับการหาмаได้สูงในกรณีของการจัดการบางชนิด หรือการจัด software ลงในตาราง มักเป็นที่ต้องการกำหนดครายได้ที่ลูกค้าขอในการ sever เพื่อว่าการ load คือการสมดุลและการใช้ประโยชน์ได้สูงคือ การประสบผลสำเร็จ มันคือควรมีความสามารถในการ failover ซึ่งหมายความว่า ถ้า computer มีการผิดพลาดขณะที่การปฏิบัติตามการใช้ computer เครื่องอื่นๆที่รวมกันเป็นกลุ่มสามารถรับ และถ้าให้การใช้เสร็จสมบูรณ์ ตั้งแต่สิ่งนี้เกิดขึ้น ข้อมูลต้องอัดสำเนาเป็นประจำ ท่างกลางระบบเพื่อที่แต่ละระบบเพื่อที่แต่ละระบบ จะเข้าไปที่ข้อความปัจจุบันของระบบอื่นๆการ overhead ของข้อมูลนี้จะเปลี่ยน การหาмаได้ที่แน่นอนที่มูลค่า ของการลงโทษในการปฏิบัติการ การลดการสื่อสารโดยการ overhead ตอนนี้มีมักจะ รวมกลุ่มที่ประกอบด้วย sever ที่ติดต่อกับ desk ธรรมดา (รูป 16.9b) ความหลากหลายในการทำงาน คือ การเรียกว่า **shared nothing** ในการลงมือปฏิบัติ desk ธรรมดา คือ การแบ่งแยกประมาณ และแต่ละปริมาณจะถูกตัวมันเองแบ่งโดย computer เดียวถ้า computer นั้นผิดพลาด การรวมกลุ่มจะ

ต้อง reconfigured เพื่อที่ computer หลายอย่างที่แบ่ง desk เหมือนกัน ในเวลาเดียวกันเรียกว่าการทำงานแบบ share disk เพื่อที่ computer แต่ละเครื่อง จะเข้าไปในปริมาณของ desk ทั้งหมดการทำงานนี้ เป็นที่ต้องการในการใช้ lock การจ่ายอุปกรณ์บางชนิด เพื่อที่จะให้แน่ใจว่า ข้อมูลนั้นสามารถเข้าไป โดย computer เครื่องหนึ่ง

การปฏิบัติการระบบที่ออกแบบออกมา

เต็มไปด้วยการใช้ที่เป็นประโยชน์ของ การรวมกลุ่มของของ โครงสร้าง hardware ต้องการการเพิ่ม ระบบเดียวในการดำเนินระบบ

การจัดการไม่ทำงาน

ความล้มเหลวถูกจัดการอย่างไร โดยการรวมกลุ่มขึ้นอยู่กับ การรวมกลุ่มวิธีที่เคยทำ โดยปกติการทำงาน 2 อย่าง สามารถถูกนำมาจัดการกับการไม่ทำงาน การรวมกลุ่มที่หามาได้สูง และการรวมกลุ่มที่อดทนอย่างผิดพลาด การรวมกลุ่มที่หามาได้สูง ให้ความเป็นไปได้สูงกว่า ทรัพยากรทั้งหมดจะอยู่ในประโยชน์ ถ้าการไม่ทำงานเกิดขึ้น เช่นระบบเสื่อมหรือจำนวน disk สูญหายหรือแม้แต่คำถามในกระบวนการสูญหาย คำถามที่สูญหายบางคำถาม ถ้ามันพยายามอีกครั้ง จะเป็นประโยชน์ โดย computer ตัวอื่นๆ ในการรวมกลุ่ม อย่างไรก็ตามระบบการทำงานแบบการรวมกลุ่ม จะไม่รับรองเกี่ยวกับความมั่นคง ของการปฏิบัติตามการจัดการบางส่วนเหล่านี้ต้องการการจัดการที่เป็นระบบที่มีประโยชน์

การรวมกลุ่มที่อดทนอย่างผิดพลาด จะแน่ใจได้ว่าทรัพยากรทั้งหมดหามาได้เสมอ นี่คือการได้รับความสำเร็จโดยการใช้ disk แบ่งกันอย่างเหลือเฟือ และกลไกสำหรับการทำความเข้าใจในการจัดการจะกลับมา และการกระทำการจัดการอย่างสมบูรณ์

หน้าที่ของการเปลี่ยนประโยชน์และทรัพยากรข้อมูล เกิดจากความผิดพลาดของระบบที่ระบบตัวเลือกในการรวมกลุ่มจริงเป็น failover ความเกี่ยวข้องของหน้าที่ คือการนำมาใช้อีกของประโยชน์ และทรัพยากรข้อมูลเป็นระบบต้นกำเนิด มันจะผสมส่งเป็น failblack มันสามารถทำได้อย่างอัตโนมัติ แต่นี้ต้องการเพียงอย่างเดียว ถ้าปัญหามันผสมอย่างแท้จริง และไม่เหมือนกับการเกิดขึ้นอีกถ้า failback ไม่อัตโนมัติ มันสามารถเป็นเหตุในภายหลัง ในการพลาดทรัพยากรที่จะกลับมาและออกมาระหว่าง computer ผลในการปฏิบัติงาน และปัญหาที่เพิ่มขึ้น

การ load ที่สมดุล

การรวมกลุ่มต้องการความสามารถที่เป็นผลสำหรับการสมดุลของ load ท่ามกลาง computer ที่หามาได้ มันรวมทั้งความต้องการ ซึ่งการรวมกลุ่มเกี่ยวกับส่วนนี้ เมื่อ computer เครื่องใหม่ถูกเพิ่มขึ้นรวมเป็นกลุ่มอุปกรณ์การ load สมดุลควรจะอัตโนมัติรวมทั้ง computer นี้ในประโยชน์ที่ลัดจากเรื่องเวลากลไกผลิตในส่วนกลาง ต้องการการระลึกได้ว่าประโยชน์สามารถปรากฏบนส่วนหนึ่งของการรวมกลุ่ม และอาจจะโยกย้ายจากส่วนหนึ่งของการรวมกลุ่ม และอาจจะโยกย้ายจากส่วนหนึ่งไปยังอีกที่หนึ่ง

ทั้ง cluster และ (smp) symmetric multiprocessor กำหนดรูปลักษณะให้สามารถรองรับการประยุกต์สิ่งต่างๆ ได้ตามต้องการ. ทั้งการแก้ปัญหา และประโยชน์ทางการติดต่อค้าขาย

ในการเข้าถึงข้อมูลและการจัดการ smp ทำงานได้ดีกว่า cluster. เดิม smp คือการประมวลผลอย่างเดี่ยวที่ใกล้เคียงกับการประยุกต์การเขียน smp สามารถที่จะวางแผนการทำงาน คุณประโยชน์อื่นๆข้อ smp ก็พอจะเทียบได้กับ cluster และสิ่งสำคัญสุดท้ายคือผลงานที่ได้จาก smp คงที่แน่นอน.

นอกเหนือจากผลประโยชน์ที่ได้จากการเข้าถึงข้อมูลแล้วผลลัพธ์ใน cluster ยังมีประสิทธิภาพสูงพอที่ตลาดต้องการ. Cluster ดีกว่า smps ในด้านการเพิ่ม / สมบูรณ์ของ scalability. Cluster ดีกว่าในเรื่องของประโยชน์ที่ได้รับเพราะว่าระบบที่ประกอบขึ้นมาสามารถอ่านและทำงานได้มากเกินจำเป็น

642-646

ในส่วนของผลิตภัณฑ์มี2ทางที่จะเข้าถึงได้เพื่อที่จะมาให้ระบบ multiple-processor เพื่อสนับสนุนการประยุกต์ใช้คือ SMPs และ cluster สำหรับบางปีการเข้าถึงในทางอื่นๆและผลิตภัณฑ์ของ NUMA ซึ่งเกี่ยวกับการค้าได้ค้นคว้าเมื่อไม่นานมานี้ ก่อนการดำเนินงานต่อไปเราจะกำหนดขอบข่ายในบางส่วนของ NUMA ในการวิจัยเฉพาะสาขานั้นๆ

-Uniform memory access (UMA) : processorทั้งหมดเข้าถึงในส่วนทั้งหมดของmain memory การใช้loads and stores memory ยอมรับเวลาของprocessor ก็เช่นเดียวกับบริเวณทั้งหมดของmemory The access times จะถูกเลือกจากหลากหลายprocessorsเช่นเดียวกันและองค์ประกอบของSMได้อธิบายแล้วในเนื้อหาคือUMA

-Non uniform memory access (NUMA) : processorsทั้งหมดได้เข้าถึงทุกส่วนของmain memory โดยการloads and stores The memory access time ของprocessor จะแตกต่างกันขึ้นอยู่กับบริเวณของmain memory ที่ถูกเข้าถึงค่ากล่าวที่เป็นจริงของprocessorทั้งหมด อย่างไรก็ตามสำหรับการประมวลผลที่ต่างกันในmemory regions อาจจะช้าหรือเร็ว

-Cache-coherence NUMA (CC-NUMA) : ระบบNUMA cache coherenceจะถูกบำรุงรักษา ระหว่างcache ของการประมวลผลต่างๆ

ระบบNUMA จะปราศจากcache coherence ซึ่งจะมีปริมาณมากหรือน้อยที่cluster (รวมตัวกัน)ผลิตภัณฑ์เกี่ยวกับการค้าได้ถูกยอมรับในการพิจารณาเมื่อไม่นานมานี้คือ ระบบCC-NUMAซึ่งพิเศษทั้งหมดจากทั้งคู่คือ SMPs and cluster ตัวอย่างระบบอยู่ในความจริงถูกกล่าวถึงในเฉพาะสาขานั้นๆซึ่งเกี่ยวกับการค้าเช่นระบบ CC-NUMA

Motivation

Motivation กับระบบ SMP เกี่ยวกับการปฏิบัติ limit เพื่อของจำนวน/ตัวเลข โพรเซสเซอร์นั้นสามารถถูกใช้แล้ว cache effective scheme ลด traffic รถประจำทางระหว่างบางหนึ่งโพรเซสเซอร์และหน่วยความจำสำคัญ. เช่นของจำนวน/ตัวเลขโพรเซสเซอร์เพิ่มขึ้น, รถประจำทางนี้ traffic อีกด้วยเพิ่มขึ้นอีกด้วย คือรถประจำทางใช้เพื่อแลกเปลี่ยนcache-coherenceลักษณะต่อไป adding เพื่อ burden ที่จุดบางส่วน becomes รถประจำทางการกระทำ bottleneck. การกระทำ degradation seems เพื่อ limit ของจำนวน/ตัวเลขโพรเซสเซอร์ใน SMP เพื่อโครงสร้างที่ใดที่หนึ่งระหว่าง 16 และ 64 โพรเซสเซอร์ สำหรับตัวอย่าง silicon graphics' กำลัง challenge SMP คือจำกัดเพื่อ 64 r 10000 โพรเซสเซอร์ในเดี่ยว system; โฟ้นจำนวน/ตัวเลขนี้การกระทำ degrades substantially.

โพรเซสเซอร์ LIMITใน SMP หนึ่งคือของ motivations driving behind ของการพัฒนา clusterระบบ อย่างไรก็ตามกับcluster แต่ละ node มีมัน own ส่วนตัวสำคัญ memory; โปรแกรมประยุกต์ไม่พบกว้างใหญ่ global หน่วยความจำ. ใน effect, coherency คือ maintained ในค่อนข้างโปรแกรมกว่าฮาร์ดแวร์. หน่วยความจำนี้ granularity affects และการกระทำเพื่อ achieve maximum การกระทำ โปรแกรมจะ

ต้องเป็น tailored เพื่อ environment. หนึ่งใน approach เพื่อ achieving large-scale multiprocessing ในขณะที่ retaining ของ flavor SMP คือ NUMA สำหรับตัวอย่าง graphics silicon origin NUMA ระบบถูกออกแบบเพื่อรองรับถึง 1024 MIPS 10000 โปรเซสเซอร์. [WHIT97] และ NUMA-Q sequent ระบบถูกออกแบบเพื่อรองรับถึง 252 pentium ii โปรเซสเซอร์ [love96].

objective กับ NUMA คือเพื่อคงไว้ transparent system-wide หน่วยความจำในขณะที่ permitting multiple multiprocessor nodes, แต่ละกับมัน own รถประจำทางหรืออื่น internal interconnect ระบบ.

Organization

รูปร่าง 16.10 depicts typical CC-NUMA organization. มี multiple independent nodes แต่ละของที่ซึ่งคือ, ใน effect, organization SMP. THUS แต่ละ node บรรจุ multiple โปรเซสเซอร์, แต่ละกับมัน own L1 และ L2 caches, plus หน่วยความจำสำคัญ. คือ node อาคารพื้นฐาน block ของ CC-NUMA overall organization สำหรับตัวอย่าง, แต่ละ silicon graphics origin node รวมอยู่ MIPS000 processors แต่ละ sequent NUMA-Q node รวมอยู่ที่ pentium ii โปรเซสเซอร์. nodes คือ interconnected โดยหมายถึงของบางส่วน communications facilityที่ซึ่งจะสามารถเป็น switching กลไก, แหวน, หรือบางส่วนอื่น networking facility.

แต่ละ node ใน CC-NUMA รวมอยู่ระบบบางส่วนหน่วยความจำสำคัญ. จากของจุดภาพของ โปรเซสเซอร์ อย่างไรก็ตามมีเพียงเดียว addressable หน่วยความจำกับแต่ละ location having unique system-wideที่อยู่เมื่อโปรเซสเซอร์ initiates ทางเข้าหน่วยความจำ, ถ้าหน่วยความจำ requested location ไม่ใช่ใน processor's นั้น cache, จากนั้น cache L2 initiates fetch การปฏิบัติการถ้าบรรทัดต้องการคือในท้องถิ่นส่วนแบ่งสำคัญหน่วยความจำของคือบรรทัด fetched across รถประจำทางท้องถิ่น ถ้าบรรทัดต้องการคือใน remote ส่วนแบ่งของหน่วยความจำสำคัญ, จากนั้น request อัตโนมัตินอกเพื่อ fetch บรรทัดนั้น across เครือข่าย interconnection, deliver มันเพื่อรถประจำทางท้องถิ่น, และจากนั้น deliver มันเพื่อ cache requesting บนรถประจำทางนั้น. ตลอด/ทุกๆของกิจกรรมนี้คืออัตโนมัติและ transparent เพื่อและ โปรเซสเซอร์มัน cache. นี้โครงสร้างสร้าง cache

coherence คือ central เกี่ยวข้องalthough implementations differ เช่นเพื่อรายละเอียด, ในเรื่องgeneralเราสามารถบอกว่าแต่ละ node จะต้องคงไว้พวกบางส่วนของใดเรียกที่นั่น gives มันของindication ของlocationต่างๆ ส่วนหนึ่งของmemoryและข่าวสารสถานภาพของcacheและเราสามารถได้ตัวอย่างจาก [PFIS98]การเรียงลำดับตำแหน่งที่มาก่อนจะอธิบายdataคืออ่านจากmemoryระยะไกลโดยการใส่กลไกการทำงานของhardwareซึ่งทำการดำเนินการที่ชัดเจนในการประมวลผล กลไกการทำงานที่นิยมบางcache coherence แบบร่างที่ต้องการระบบต่างๆที่แตกต่างกันและถูกต้องเป็นที่ยอมรับ อันดับแรกเช่นเดียวกับส่วนของตำแหน่งที่มา ก่อน directory ของnode1จะเก็บrecordซึ่งบางremote cache ซึ่งจะcopy line ที่บรรจุไว้ เมื่อต้องการที่ร่วมมือร่าง (แบบร่าง)ในการดูแลในเรื่องการปรับปรุงสำหรับตัวอย่าง ถ้าการปรับปรุงถูกต้องในcacheและเราสามารถออกข่าวnodeอื่นๆ

directoryของnodeบางชิ้นนั้นซึ่งยอมรับเช่นเดียวกับการออกข่าวสามารถได้ข้อสรุปถ้าlocal cacheซึ่งมีlineและถ้าเป็นสาเหตุที่ทำให้มันถูกขจัด ถ้าlocation memoryที่แท้จริงที่เป็นnodeในฐานะผู้รับการแจ้งข่าวในขณะที่นั้น directoryของnodeต้องการคงอยู่ของสิ่งที่บอกการเข้าซึ่งlineของmemoryไม่เหมาะที่จะใช้ต่อไป

และยังคงอยู่บนกระทั่ง write back เกิดขึ้น ถ้าการประมวลผลอื่นเรียกหรือ line ที่ไม่เหมาะสมจะใช้ต่อไปขณะนั้น local directory จะบังคับให้ write back update memory ก่อน

NUMA Pros และ Cons

ข้อดีหลัก ๆ ของ CC-NUMA คือ มันสามารถส่งผลให้ประสิทธิภาพที่ระดับที่สูงกว่าเมื่อเทียบกับ SMP ในระดับเดียวกัน ความต้องการภายนอกส่วนใหญ่ของการเปลี่ยนแปลงซอฟต์แวร์ประกอบด้วย โหนด NUMA หลายๆ โหนดและการเดินทางของบัสบน โหนดพิเศษจำเพาะอันใดอันหนึ่งเป็นข้อจำกัดไปยังความต้องการสิ่งนั้นบัสสามารถที่จะจัดการได้ อย่างไรก็ตามถ้าการเข้าถึงหน่วยความจำไปยังโหนดที่ห่างไกลเป็นจำนวนมากประสิทธิภาพก็จะเริ่มน้อยลงเหตุผลที่เชื่อว่าประสิทธิภาพน้อยลงสามารถหลีกเลี่ยงได้ ขั้นแรกโดยใช้แคช L1 และ L2 ออกแบบให้การเข้าถึงหน่วยความจำที่ห่างออกไป ถ้ามีซอฟต์แวร์ที่ตีมากขึ้นตามเวลาไปด้วยเวลานั้นหน่วยความจำที่ห่างไกลก็จะไม่กินขีดความสามารถ ขั้นที่สองถ้าซอฟต์แวร์มีตำแหน่งที่ว่างที่ดีและถ้าหน่วยความจำเสมือนที่ใช้เวลานั้นข้อมูลที่ต้องการใช้จะขึ้นอยู่กับการจัดของการใช้หน้าเสมอๆ สิ่งนั้นสามารถที่จะเริ่มบรรจุไปยังหน่วยความจำเฉพาะที่ได้แล้วส่งต่อไปดำเนินการประยุกต์ ท้ายที่สุดแผนการหน่วยความจำเสมือนสามารถที่จะเพิ่มได้โดยการรวมในระบบปฏิบัติการหน้าหนึ่งกลไกการย้ายที่นั่นคือเคลื่อนที่จากหน่วยความจำเสมือนไปยังโหนดนั้นอย่างเสมอๆ

ข้อเสียของการเข้าถึง CC-NUMA ดูเหมือนว่าจะดี โดยพิจารณารายละเอียด 2 ประการใน [PFIS 98] ข้อแรก CC-NUMA ไม่เข้าใจง่ายเหมือน SMP การเปลี่ยนแปลงซอฟต์แวร์คือ ความต้องการเคลื่อนที่ไปยังระบบปฏิบัติการหนึ่งและการนำไปใช้จาก SMP หนึ่งไปยังระบบ CC-NUMA รวมไปถึงการจัดสรรหน้าการบันทึกงานเสร็จ การกำหนดกระบวนการและการบรรจุให้สมดุลโดยระบบปฏิบัติการ ข้อสองเกี่ยวข้องกับลักษณะการใช้งานโดยการใช้งานของระบบ CC-NUMA ก่อนข้างที่จะมีผลลัพธ์ที่ซับซ้อนและขึ้นอยู่กับความถูกต้องของการปฏิบัติของระบบ CC-NUMA

การคำนวณเวกเตอร์

ถึงแม้ว่าประสิทธิภาพของเมนเฟรมคอมพิวเตอร์เอนกประสงค์จะปรับปรุงต่อไปอย่างไม่หยุดการนำไปใช้จะช้ากว่าของเมนเฟรมในรุ่นเดียวกันเป็นความต้องการคอมพิวเตอร์ที่แก้ปัญหาทางคณิตศาสตร์ ปัญหาของกระบวนการที่แท้จริงอย่างเช่น เกิดขึ้นในวิชาการรวมไปถึงเอโรไดนามิกและวิชาที่ว่าด้วยแผ่นดินไหว อุตุนิยมวิทยา ออโตมิก นิวเคลียร์และพลศาสตร์

ปัญหาอีกอย่างหนึ่งคือ การบรรยายลักษณะภาพโดยต้องการความแม่นยำสูงและ โปรแกรมที่เกิดขึ้นใหม่กระทำกับการปฏิบัติจุดลอยตัวเลขคณิตบนอาร์เรย์ขนาดใหญ่ของจำนวน โดยปัญหาส่วนมากจะเกิดขึ้นแบ่งเป็นประเภทที่รู้จักเหมือน CONTINUOUS-FIELD SIMULATION ในสิ่งจำเป็นทางสภาวะการณ์ทางกายภาพความสามารถที่จะอธิบายโดยพื้นผิวและบริเวณใน 3 มิติ พื้นผิวนั้นประมาณโดยจุด นิยามความแตกต่างของชุดสมการการปฏิบัติการทางกายภาพของพื้นผิวทุกจุด สมการเหมือนการแสดงอาร์เรย์หนึ่งของค่าและสัมประสิทธิ์และผลเฉลยรวมอยู่ด้วย การดำเนินการย้อนกลับทางเลขคณิตบนอาร์เรย์ของข้อมูล

การจัดการกับชนิดของปัญหา ซูเปอร์คอมพิวเตอร์มีการพัฒนาสัญลักษณ์ความสามารถพิเศษของเครื่องกลหนึ่งร้อยของหนึ่งล้านของการปฏิบัติการจุดลอยตัวต่อวินาทีและราคาใน 10 ถึง 15 ล้านดอลลาร์ในความแตกต่างของเมนเฟรม ซึ่งการออกแบบมัดดีโปรแกรมมิ่งและอินพุท-เอาต์พุท ซูเปอร์คอมพิวเตอร์คือสูงสุดสำหรับการคำนวณชนิดตามตัวเลขที่เที่ยงตรง

ซูเปอร์คอมพิวเตอร์มีขีดจำกัดการใช้เพราะว่าราคาและความจำกัดทางการตลาด โดยเปรียบเทียบกับความเล็กน้อยของเครื่องกลเป็นการดำเนินการจากศูนย์กลางการค้นคว้าโดยมากและตัวแทนของบางรัฐบาลประกอบด้วยหน้าที่ของวิทยาศาสตร์และวิศวกรรมเหมือนประกอบด้วยพื้นที่อื่นๆของคอมพิวเตอร์เทคโนโลยี ค่าคงที่นั้นขึ้นอยู่กับประสิทธิภาพของซูเปอร์คอมพิวเตอร์ ปัจจุบันการประยุกต์ในแอมโรไดนามิกและนิวเคลียร์ฟิสิกส์มากเหมือน 10^{13} การปฏิบัติการเลขคณิตเป็นที่น่าสนใจมากกว่าเวลาของคอมพิวเตอร์ 2 วันในซูเปอร์คอมพิวเตอร์รุ่นเดียวกัน ความต้องการสำหรับปัญหาเดียว ดังนั้นเทคโนโลยีและประสิทธิภาพของซูเปอร์คอมพิวเตอร์ค่อยๆเปลี่ยนไป

ชนิดอื่นๆของระบบนั้นมีการออกแบบที่อยู่ที่ต้องการสำหรับการคำนวณเวกเตอร์โดยเหมือนหน่วยประมวลผลของอาร์เรย์ ถึงแม้ว่าซูเปอร์คือสูงสุดสำหรับการคำนวณเวกเตอร์มันเป็นคอมพิวเตอร์เอนกประสงค์ ความสามารถในการจัดการหน่วยประมวลผลสเกลาร์และงานการประมวลผลข้อมูลทั่วไปทั่วไป หน่วยประมวลผลอาร์เรย์ไม่รวมถึงการประมวลผลของสเกลาร์ พวกนั้นเป็นโครงสร้างเหมือนอุปกรณ์ภายนอกโดยผู้ใช้เมนเฟรมและมินิคอมพิวเตอร์

การคำนวณในการเข้าถึงเวกเตอร์

หลักในการออกแบบ supercomputer หรือ อาร์เรย์ ให้ยอมรับนั้นหน้าที่หลักคือการคำนวณด้านเลขคณิต บนอาร์เรย์หรือเวกเตอร์ ของเลขทศนิยม จุดประสงค์ทั่วไปของคอมพิวเตอร์,ต้องการสั่งให้ทำซ้ำผ่านทางอาร์เรย์ ตัวอย่างเช่น พิจารณาที่เวกเตอร์ 2 ตัว(อาร์เรย์ 1 มิติ) ของตัวเลข, A,B และ C เราต้องการที่จะเพิ่มทั้ง a และ b เก็บผลลัพธ์ไว้ที่ c ในตัวอย่าง 16.11 นี้ต้องการเพิ่มต่างหาก(this requires six addition), จะเพิ่มความเร็วในการคำนวณอย่างไร ? มีหลายด้านที่จะให้การคำนวณเวกเตอร์ประสบผลสำเร็จ เราจะอธิบายโดยมีภาพประกอบ พิจารณาการคูณเวกเตอร์ $C=A*B$, เมื่อ A,B และ C เป็นเมตริกจัตุรัส สูตรของ C คือ

$$c_{ij} = \sum_k a_{ik} * b_{kj}$$

เมื่อ A,B,C ประกอบด้วย a_{ij} , b_{ik} , c_{ij} ตามลำดับในตัวอย่าง 16.12 แสดงโปรแกรมภาษา FORTRAN ของการคำนวณสเกลลาแบบทั่วไป


สิ่งหนึ่งที่เป็นการปรับปรุงประสิทธิภาพที่เกี่ยวข้องกับ vector processing ตัวอย่างที่ 16.12 เป็นภาษา FORTRAN กับโครงสร้างใหม่ที่อนุญาตให้คำนวณเวกเตอร์ที่ระบุได้ สัญกรณ์ (J=1,N) บอกถึงดัชนีทั้งหมด J ในวงเล็บกระทำใน single operation

โปรแกรมใน 16.12b ชี้ให้เห็นถึงส่วนประกอบทั้งหมดของ i แถวเป็นตัวคำนวณใน parallel บางส่วนในแถวเป็นผลรวมและผลรวมนั้น (ข้าม k) เป็นขั้นๆ การคูณในเวกเตอร์ N2 เท่านั้นที่สั่งให้อัลกอริทึมเปรียบเทียบกับ N3 สเกลลาอัลกอริทึม


ส่วนการเข้าถึงแบบอื่นๆ, parallel processing อธิบายใน 16.12c parallel processing มี N เป็นตัวแปลอิสระ เรามักจะเลือกใช้เพียงวิธีใดวิธีหนึ่ง แบ่งส่วนในการคำนวณไปที่หน่วยประมวลผลหลายตัว ใน 2 วิธีแรก วิธีที่ 1 FORK เป็นกรณีอิสระเริ่มทำงานที่ n ในระหว่างนั้นจะปฏิบัติตามคำสั่งที่อยู่ใน FORK ทุกครั้งที่การทำงานที่ FORK จะทำให้เกิดการคำนวณครั้งใหม่, JOIN เป็นคำสั่งสำคัญที่แปลผลคืนกับ FORK.

กรณีคำสั่ง JOIN N เป็นการดำเนินการอิสระเป็นการรวมกันของ 1 คำสั่งส่งไปที่ JOIN ระบบปฏิบัติการ(OS) จะรวมเข้าด้วยกัน, และกระทำต่อจนกระทั่ง N ครั้ง 3 หัวข้อเด่นๆ :

- Pipeline ALU
- Parallel ALU
- Parallel processors



รูป 16.13



รูป 16.14

รูป 16.13 อธิบายถึงสองวิธีแรก คำอธิบายในเรื่อง pipelining อยู่ในบทที่ 11 เสนอเกี่ยวกับการคำนวณการทำงานของ ALU ตัวเลขทศนิยมก่อนข้างจะซับซ้อน มีคำอธิบายพร้อมภาพประกอบ อยู่ในตัวอย่างที่

16.14 a ในตัวอย่างนี้จะแบ่งตัวเลขทศนิยมเป็น 4 ตำแหน่ง : เปรียบเทียบ , shift , add , normalize ตัวเลขในตำแหน่งแรกของเวกเตอร์เป็นการแสดงเหตุการณ์ที่ต่อเนื่องกัน 4 ส่วนของตัวเลขจะเกิดขึ้นที่ pipeline

หน่วยประมวลผล จะไปดึงข้อมูลและทำงานซ้ำๆกันลักษณะเป็นวงกลม pipeline จะรักษาไว้จนเต็มและเก็บเวลาที่ไ้รับ คล้ายกับว่า pipeline เป็นการเก็บเวลาไว้เท่านั้น pipelined ALU เป็นกลุ่มของตัวแปรข้อมูลในพื้นที่ที่ต่อเนื่องกัน การทำงานของตัวเลขทศนิยมจะแยกไว้ต่างหากไม่ได้ไปเพิ่ม speedup โดย pipeline speedup เป็นผลสำเร็จจากเวกเตอร์ของตัวดำเนินการแสดงไปที่ ALU

Pipeline สามารถทำงานเพิ่มมากขึ้นถ้าส่วนประกอบของเวกเตอร์ซึ่งสามารถหามาได้ในรีจิสเตอร์มากกว่าใน main memory ดังแสดงไว้ในตัวอย่าง 16.13a ส่วนประกอบบางส่วนของเวกเตอร์ดำเนินการเป็นตัวโหลด บล็อกในเวกเตอร์รีจิสเตอร์ , เวกเตอร์ดำเนินการเปรียบเทียบเสมือนธนาคารขนาดใหญ่ของรีจิสเตอร์ , การทำงานของเวกเตอร์ที่เข้าไปในเมมโมรี่จะเริ่มต้นและจบที่นี้

กลไกการทำงานอธิบายไว้ในภาพตัวอย่าง 16.14 กล่าวถึงการทำงานภายในของ pipelining เช่นการทำงานอันเดียว ($C=A+B$) pipelining ยอมให้มีการคูณเวกเตอร์สำหรับการทำงาน แบบ parallel กลไกนี้สามารถทำงานเพิ่มมากขึ้นกับ ***pipelining across operation***. สิ่งหลัง, มีลำดับการทำงานของเวกเตอร์เลขคณิต, และโครงสร้าง pipelining เป็นการเพิ่มความเร็วในการทำงาน

การเข้าถึงอีกวิธีหนึ่ง, กล่าวถึง ***chaining*** เป็นการค้นพบบน Cray supercomputers, หลักเกณฑ์พื้นฐานของ ***chaining*** กล่าวคือ การเริ่มทำงานของเวกเตอร์จะเร็วเท่ากับส่วนแรกของ เวกเตอร์ดำเนินการที่สามารถหามาได้และหน่วยของฟังก์ชัน (เช่น บวก ลบ คูณ หาร) โดยพื้นฐาน , chaining ใช้แก้ปัญหาจากหนึ่งหน่วยฟังก์ชันในทันทีภายในฟังก์ชันอื่นหรือที่เกี่ยวข้อง ถ้ารีจิสเตอร์ของเวกเตอร์เป็นตัวใช้, ผลลัพธ์จะไม่มี การเก็บในเมมโมรี่และสามารถใช้ก่อนที่การทำงานเวกเตอร์จะทำงานเสร็จสมบูรณ์

ตัวอย่าง, เพื่อคำนวณ $C=(s*A)+B$, เมื่อ A,B และ C เป็นเวกเตอร์และ s เป็นสเกลลา, Cray จะกระทำ 3 คำสั่งครั้งแรก ส่วนสำคัญในการดึงข้อมูลออกสำหรับบรรจุเข้าไปในตัวคูณใน pipelined ทั้งนี้ , ผลลัพธ์ที่ไ้จะส่งไปที่ตัวเพิ่มของ pipeline , และผลรวมเป็นพื้นที่ในรีจิสเตอร์ของเวกเตอร์เท่ากับตัวบวกที่สมบูรณ์

ตัวอย่างที่ดีขององค์กร ALU pipelined สำหรับเป็น vector การประมวลผลคือความสะดวกเป็น vector พัฒนาสำหรับ IBM 370 สถาปัตยกรรมและเพิ่มบน highend 3090 ชุด[PADE88,พีบ87]. ความสะดวกนี้คือข้อกำหนดเพิ่มเติมที่เพิ่มบนเพื่อระบบพื้นฐานแต่ถูกรวมอย่างสูงกับมัน resembles เป็น vector ความสะดวกค้นพบบน supercomputers, เช่น ครอบคร้ว Cray.

ความสะดวก IBM ทำให้การใช้ของ register เป็น vector จำนวนมาก. แต่ละ register คือธนาคารของ scalar register เพื่อคำนวณเป็น vector รวม $C=A+B$, เป็น vector และ B ถูกโหลดเข้าไปใน 2 register เป็น vector register from these ข้อมูลถูกผ่าน through ALU เร็วเท่ากับเป็น ไปได้, และผลลัพธ์ถูกผ่าน ตั้งอยู่ใน register เป็น vector 1 ใน 3. กระบวนการคำนวณซ้อนกัน, และการโหลดของข้อมูลสิ่งที่นำเข้าไปใน the register ในกล่อง, ผลลัพธ์ใน สำคัญการเพิ่มความเร็วข้ามการคำนวณ ALU ประกติ.

องค์กร

สถาปัตยกรรมเป็น vector IBM, และ ALUs เป็น vector pipelined ที่คล้าย, ตรีเตรียม การชำระหนี้ที่เพิ่มข้ามวนซ้ำของ scalar คำสั่งเลขคณิตใน 3 วิธี.

- ที่ซ่อมและ โครงสร้าง predetermined ของข้อมูลเป็น vector อนุญาต housekeeping คำสั่งข้างใน the วนซ้ำเพื่อถูกเคลื่อนย้ายโดยเร็วกว่าภายใน (อุปกรณ์หรือ microcoded) การคำนวณเครื่อง.

-การเข้าถึงข้อมูลและเลขคณิต operations บนธาตุเป็น vector successive มากมาย สามารถดำเนินต่อไปอย่างร่วมกัน โดยการซ้อนกันการคำนวณเช่นนั้น ใน pipelined design หรือโดยการกระทำการคำนวณต่างๆใน parallel.

-การใช้ register เป็น vector สำหรับส่งเพื่อหลีกเลี่ยงข้อมูลที่ใช้บันทึกเพิ่มเติม
รูป 16.16 การแสดงองค์การทั่วไปของความสะดวกเป็น vector

ความสะดวกเป็น vector ถูกเห็นเพื่อเป็นที่แยกออกมาทางกายภาพที่เพิ่มบนเครื่องประมวลผล, สถาปัตยกรรมของมัน คือชนิดของระบบ/370 สถาปัตยกรรมและคือที่สามารถเข้ากันได้กับมัน.

ความสะดวกเป็น vector ถูกรวมเข้าไปในระบบ/370 สถาปัตยกรรมในวิธีดังต่อไปนี้:

-การมีอยู่ระบบ/370 instructions ถูกใช้สำหรับ การคำนวณ scalar ทั้งหมด.

-การคำนวณเลขคณิตบนธาตุเป็น vector บุคคลผลิตอย่างแน่นอนเหมือนกัน

ผลลัพธ์เป็นทำที่คล้ายคลึงระบบ/370 คำสั่ง scalar. ยกตัวอย่างเช่น , คำสั่งการตัดสินใจการออกแบบสนใจนิยามของผลลัพธ์ในจุดซึ่งลดยอยู่ การคำนวณ. ถ้าผลลัพธ์แน่นอน, เป็นมันสำหรับ scalar จุดซึ่งลดยอยู่แผนก, หรือควร การโดยประมาณถูกยอมซึ่งจะอนุญาตสูงกว่าเร่งความเร็วเครื่องมือแต่สามารถบางเวลาแนะนำข้อผิดพลาดในข้อผิดพลาดหรือเพิ่มเติมตำแหน่งบิตคำสั่งต่ำ? decision ถูกทำเพื่อ uphold ความเข้ากันได้ที่สมบูรณ์กับระบบ/370 สถาปัตยกรรมที่ expense ของการชำระหนี้ย่อย degradation.


-คำสั่งเป็น vector คือ interruptible, และการทำให้สำเร็จของเขาทั้งหลายสามารถถูกต่อจาก จุดของการชะงักหลังจัดสรรการกระทำได้ถูกใช้, ในกริยาอาการที่สามารถเข้ากันได้กับระบบ/370 แผนการชะงัก โปรแกรม.

-ข้อยกเว้นเลขคณิตเหมือนกับ , หรือชนิดของ, ข้อยกเว้นสำหรับ the scalar คำสั่งเลขคณิต

ระบบ/370, และทำงานประจำที่ซ้อนขึ้นที่คล้ายสามารถถูกใช้. To accommodate สิ่งนี้, ดัชนีการชะงัก เป็น vector ถูกอ้างดัชนีนั้นแสดงที่ตั้งใน register เป็น vector ว่าถูกมีผลต่อ โดยข้อยกเว้น (e.g., overflow) ด้วยเหตุนี้, เมื่อการทำให้สำเร็จของคำสั่งเป็น vector ต่อ, คนเหมาะสม สถานที่ใน register เป็น vector ถูกเข้าถึง

-ข้อมูลเป็น vector อาศัยอยู่ในเสมือนจริงที่ใช้บันทึก, กับความผิดพลาดหน้าการถูกจัดการใน กริยาอาการมาตรฐาน.


ระดับนี้ของการรวมกระเตรียมคุณประโยชน์จำนวนมาก. การมีอยู่ระบบปฏิบัติการสามารถ สนับสนุนความสะดวกเป็น vector กับชนิดน้อย. การมีอยู่โปรแกรมแอปพลิเคชัน, ผู้ตรวจสอบภาษา, และซอฟต์แวร์ อื่นๆสามารถคือไม่เปลี่ยนแปลง. ซอฟต์แวร์ซึ่งสามารถ ใช้ข้อได้เปรียบของความสะดวกเป็น vector สามารถถูก แก้ไขตามที่ desired.



รูป 16.16


Register

ความรู้เกี่ยวกับการออกแบบของความสะดวกเป็นพาหะคือไม่ว่า operands ถูกค้นหาที่ตั้งในลงทะเบียนหรือหน่วยความจำ. องค์การ IBM ถูกอ้างอิงเพื่อเป็นลงทะเบียน-เพื่อ-register เพราะว่าเป็น vector operands, ทั้งสิ่งที่นำเข้าและสิ่งที่นำออก, สามารถถูกในregisterเป็นvector สิ่งนี้เข้าใกล้ยังถูกใช้บน Cray supercomputer. หัวข้อเข้าใกล้, ใช้บนเครื่องข้อมูลคอนโทรล, ต้องรับ operands โดยตรงจากหน่วยความจำ ไม่ข้อได้เปรียบหลักของการใช้ของregisterเป็นvectorคือว่านักเขียนโปรแกรมหรือผู้ตรวจสอบต้องพาพวกเขาเข้าไปในregister. ยกตัวอย่างเช่น, สมมติว่าความยาวของregisterเป็นvectorคือK และความยาวของเป็นvectorเพื่อถูกประมวลผลคือ $N > K$. ในสิ่งนี้ทางเลือก, เป็นvectorวนซ้ำต้องถูกกระทำ. ซึ่งการคำนวณถูกกระทำบน K ณ 1 เวลา และวนซ้ำคือเวลา N/K ที่วนซ้ำ. ข้อได้เปรียบหลักของregisterเป็นvectorเข้าใกล้คือการคำนวณคือว่า decoupled จากหน่วยความจำหลักช้ากว่าและแทนใช้สถานที่ primarily กับregister speedup ซึ่งสามารถถูกบรรลุการใช้registerถูกแสดงในรูป 16.17 [PADE88]. ทำงานประจำ FORTRAN คุณเป็นพาหะA โดยB เป็นพาหะเพื่อผลิต C เป็นvector, ที่ซึ่งแต่ละเป็นvectorมีส่วน (AR,BR,CR) จริงๆ และ imaginary ส่วน (AI,BI,CI). The 3090 สามารถกระทำหนึ่งการเข้าถึงที่ใช้บันทึกหลักต่อเครื่องประมวลผล, หรือนาฬิกา, รอบ(อันใดอันหนึ่งอ่านหรือเขียน), registerซึ่งมีสามารถ sustain 2 การเข้าถึงสำหรับการอ่านและหนึ่งสำหรับการเขียนต่อรอบ, และผลิตหนึ่งผลลัพธ์ต่อรอบในหน่วยเลขคณิตของมัน. ให้เราที่กักเอาการใช้ของคำสั่งซึ่งสามารถเจาะจง 2 ข้อมูลoperands และผลลัพธ์. แบ่งของตัวเลขแสดงตัวเลขนั้นกับหน่วยความจำที่เพื่อในการทำซ้ำกระบวนการคำนวณแต่ละครั้งใช้ทั้งหมด 18 cycle แต่ตอนนี้ได้ลดลงเหลือ 12 cycle เท่านั้น. อย่างไรก็ตามปริมาณ vector จะถูกบรรจุใน vector register ตามลำดับ เพื่อจะนำไปคำนวณและเก็บไว้ใน หน่วยความจำในภายหลังสำหรับ vector ใหญ่ๆ ค่าที่ถูกปรับหรือเสียเวลาไปนั้นเมื่อสังเกตแล้วจะน้อยมาก



รูป 16.17

รูปที่ 16.17 จะแสดงถึงการเก็บข้อมูลทั้งสองแบบของหน่วยความจำ และเครื่องหมายใน register ของหนึ่งคำสั่ง ซึ่งสามารถที่จะลดเวลาลงได้ 10 cycle ต่อการทำซ้ำหนึ่งครั้ง ซึ่งต่อมาชนิดของคำสั่งได้ถูกรวบรวมไว้ในสถาปัตยกรรมของ vector



รูป 16.18

รูป 16.18 จะแสดงให้เห็นเป็นตัวอย่างของ register ซึ่งอยู่ใน IBM 3090 เป็น vector อย่างง่ายมี vector register จำนวน 16 – 32 บิต และสามารถจับคู่เป็น vector register แบบ 864 บิต แต่ละ register ปกติแล้วจะมีรูปแบบค่าตัวเลขเป็นแบบจำนวนเต็ม , จุดทศนิยม ดังนั้น vector register อาจจะใช้ แบบ 32 บิต และ 64 บิต สำหรับค่าแบบจำนวนเต็ม และ 32 บิตและ 64 บิตสำหรับค่าแบบจุดทศนิยม

ในทางสถาปัตยกรรมได้ระบุไว้ว่าแต่ละ register ปกติแล้วจะมี 8 – 512 หน่วย ตัวเลือกของความยาวที่จริงแล้วเกี่ยวข้องกับกรออกแบบ trade-off เวลาที่ใช้ในการทำ vector operation ประกอบด้วยส่วนของ pipeline startup และ register ตัวที่ใช้บวกกับ 1 cycle ต่อ 1 หน่วย vector ด้วยเหตุนี้ประโยชน์ของเลขจำนวนที่มาก ๆ ของ register จะต้องถูกทำให้สมดุล โดยบวกกับเวลาที่ต้องการเก็บข้อมูลและการนำข้อมูลกลับไปยังที่เดิมของ vector register ใน process switch และบวกกับค่าเวลาที่เหมาะสมและเขตของช่องว่าง ทั้งหมดนี้ได้ถูกนำไปใช้ประโยชน์ในแบบ 128 หน่วยต่อ 1 register ใน 3090 ที่นิยมในปัจจุบัน

ในระบบการบวกของสาม register จะถูกใช้ใน vector อย่างง่าย register ใน vector-mask จะมี mask bit ซึ่งจะถูกใช้เลือกโดยหน่วยใน vector register เพื่อใช้ในการประมวลผลสำหรับคำสั่งเฉพาะ vector-status register จะมี field ควบคุมอยู่ เช่น ตัว vector count ซึ่งเป็นตัวกำหนดว่าจะใช้กี่หน่วยในการทำงานคำสั่งของ vector instructions

ส่วนประกอบของคำสั่ง

ก่อนนี้ได้พิจารณาว่าการจัดการคำสั่งสามารถที่จะทำการ overlapped โดยวิธีแบบลูกโซ่ เพื่อเพิ่มประสิทธิภาพ โดยที่ผู้ออกแบบ IBM vector อย่างง่ายจะไม่เลือกที่จะใช้วิธีแบบนี้ด้วยเหตุผล 2-3 ข้อ ระบบ/370 ของสถาปัตยกรรมจะต้องมีการขยายเพื่อจัดการกับ interruption ที่มีความซับซ้อน และการเปลี่ยน

corresponding จะถูกใช้ใน software ความรู้พื้นฐานอีกอย่างหนึ่งคือ ค่าของการรวมของตัวเพิ่มหน่วยควบคุมและ register ที่เป็นทางเข้าไปใน vector อย่างง่ายสำหรับ ระบบ chaining ทั่วไป

การกระทำทั้งสามจะถูกเตรียมโดยเข้าไปรวมในขั้นตอนหนึ่ง (ขั้น opcode) ส่วนใหญ่แล้วการเรียงลำดับในกระบวนการคำนวณของ vector , การคูณจะตามมาด้วย การลบ , การเพิ่มหรือการบวกรวม ใน storage-to-register คำสั่ง MULTIPLY-AND-ADD จะใช้ดังตัวอย่างนี้คือ การนำ vector ตัวหนึ่งมาจากตัวบันทึกตัวหนึ่งมาคูณด้วย vector จาก register ตัวหนึ่ง และบวกผลลัพธ์ที่ได้กับ vector ตัวที่สามใน register วิธีที่ใช้จากคำสั่ง MULTIPLY-AND-ADD และ MULTIPLY-AND-SUBTRACT ดังตัวอย่างในรูป 16.17 เวลารวมที่ใช้ในการทำงานนี้จะถูกลดลงจาก 10 เหลือ 8 cycle

อีกรูปแบบที่ไม่เหมือนของ chaining ส่วนประกอบคำสั่งที่ไม่ใช้ประโยชน์จากการเพิ่ม register สำหรับหน่วยความจำชั่วคราวของค่ากลางของผลลัพธ์ และยังคงการ register เป็นตัวผ่านอย่างน้อยอีกหนึ่งตัว ดังตัวอย่างในรูปแบบของ chain

$$A \rightarrow VR1$$
$$VR1 + VR2 \rightarrow VR1$$

ในกรณีนี้การเก็บทั้งสองค่าใน register VR1 จะนำมาใช้ในสถาปัตยกรรม IBM มี storage-to-register หนึ่งตัว คำสั่ง ADD นี้จะมีการบวกเท่านั้นที่จะแทนที่ใน VR1 ส่วนประกอบของคำสั่งจะหลีกเลี่ยงที่ไปยัง machine-state ของตัวเลขหนึ่งตัวของคำสั่งซึ่งง่ายต่อการบันทึกและการเก็บข้อมูลคือที่โดย OS และการจัดการของ interrupts

Table 16.3 IBM 3090 Vector Facility: Arithmetic and Logical Instructions

Operation	Data Types			Operand Locations			
	Floating-Point						
	Long	Short	Binary or Logical				
Add	FL	FS	SI	V+V→V	V+S→F	Q+V→V	Q+S→V
Subtract	FL	FS	SI	V-V→V	V-S→F	Q-V→V	Q-S→V
Multiply	FL	FS	SI	V×V→V	V×S→F	Q×V→V	Q×S→V
Divide	FL	FS	—	V/V→V	V/S→F	Q/V→V	Q/S→F
Compare	FL	FS	SI	V-V→F	V-S→V	Q-V→V	Q-S→F
Multiply and add	FL	FS	—	V×V+S→V	V×Q+S→V	F+Q×V→V	F+Q×S→V
Multiply and subtract	FL	FS	—	V×V-S→V	V×Q-S→V	F-Q×V→V	F-Q×S→V
Multiply and accumulate	FL	FS	—	F+V→V	F+S→V		
Complement	FL	FS	SI	~V→V			
Positive absolute	FL	FS	SI	V →V			
Negative absolute	FL	FS	SI	- V →V			
Maximum	FL	FS	—			Q-V→Q	
Maximum absolute	FL	FS	—			Q-V→Q	
Minimum	FL	FS	—			Q-V→Q	
Shift left logical	—	—	LO	V←V			
Shift right logical	—	—	LO	V→V			
And	—	—	LO	V&V→V	V&S→V	Q&V→V	Q&S→V
OR	—	—	LO	V V→V	V S→V	Q V→V	Q S→V
Exclusive-OR	—	—	LO	V⊕V→V	V⊕S→V	Q⊕V→V	Q⊕S→V

Explanation	Data Types	Operand Locations
FL	Long floating-point	V Vector register
FS	Short floating-point	S Storage
SI	Short integer	Q Index (general or floating-point register)
LO	Logical	F Partial sums in vector register
		- Special operands


ตาราง 16.13

The instruction set

ตาราง 16.3 จะสรุปเกี่ยวกับตัวเลขและ logical operation ซึ่งจะเป็นตัวอธิบายให้กับสถาปัตยกรรมของ vector โดยมีคำสั่ง memory-to-register load และ register-to-memory store โดยข้อความนั้นคำสั่งหลายคำสั่งใช้รูปแบบ three-operand ด้วยเหตุนี้คำสั่งเหล่านั้น จึงมีตัวเลขของตัวแปรตัวหนึ่งขึ้นอยู่กับตำแหน่งของ operand , source operand 1 ตัว หรืออาจจะเป็น vector register 1 ตัว , storage , หรือ scalar register 1 ตัว แต่เป้าหมายมักจะ เป็น vector register นอกจากสำหรับการเปรียบเทียบ ผลลัพธ์ของมันจะไปยัง vector-mask register ด้วยตัวแปรเหล่านี้เลขโดยรวมของ opcodes คือ 171 ซึ่งเป็นจำนวนที่ตีมาก อย่างไรก็ตามก็ยังไม่เพียงพอทำให้เป็นแคฝืน ครั้งหนึ่งเครื่อง machine ได้เตรียมหน่วยตัวเลขและเส้นทางของข้อมูลที่จะให้ค่า operands จากตัวเก็บข้อมูล scalar register และ vector register ไปยัง vector pipeline ค่า hardware ส่วนใหญ่จะทำให้เกิดความเสียหาย แต่สถาปัตยกรรมทำได้ด้วยความแตกต่างของค่าเพียงเล็กน้อย เตรียมตั้งค่าตัวแปรไว้หลายๆ เพื่อใช้ประโยชน์ของ register เหล่านี้และ pipeline

คำสั่งส่วนมากในตาราง 16.3 จะอธิบายอยู่แล้วในตัวในคำสั่งการบวกทั้งสองคำสั่งจะอธิบายได้ดีกว่า operation การเพิ่มจะทำการบวกกันของหน่วยของ vector เดียวหรือ หน่วยของผลลัพธ์ของ 2 vector คำสั่งเหล่านี้ จะเสนอรูปแบบของปัญหาที่น่าสนใจเราจะต้องขอใช้เพราะมันจะเร็วมาก การทำงานที่เต็มประสิทธิภาพของ ALU pipeline ความยากอยู่ที่การบวกของ 2 เลขที่ใส่ใน pipeline หาไม่่ง่ายนัก กระทั่งผ่านไป 2-3 cycle จึงจะหาได้ เหตุนี้หน่วยที่ 3 ของ vector ไม่อาจเพิ่มโดยการบวกของ 2 หน่วยแรกกระทั่ง 2 หน่วยนั้นผ่านไปยัง pipeline ได้สมบูรณ์ เมื่อผ่านปัญหานี้ได้หน่วยใน vector จะถูกบวกดังเช่นการจะทำ partial sum 4 ตัว ในส่วนที่เฉพาะเจาะจงหน่วย 0,4,8,12,...,124 จะถูกบวกเพิ่มในคำสั่งนั้นเพื่อให้เกิด partial sum 0 ; หน่วย 1,5,9,13, ...,125 อยู่ใน partial sum 1; หน่วย 2,6,10,14,...,126 อยู่ใน partial sum 2 ; หน่วย 3,7,11,15,...,127 partial sum 3; partial sum แต่ละตัวสามารถผ่านไปยัง pipeline โดยเร็วที่สุดเพราะว่าความช้าใน pipeline จะทำให้เสียเวลาไป 4 cycle vector

register ส่วนหนึ่งจะถูกใช้เก็บ partial sums เมื่อหน่วยทั้งหมดของ vector แรกๆจะทำการประมวลผล partial sum ทั้ง 4 จะถูกบวกกันให้ได้ผลลัพธ์สุดท้าย ประสิทธิภาพของเฟสที่ 2 นี้ไม่น่าพอใจ เพราะมีเพียง 4 หน่วย vector ที่ทำนั้นที่เกี่ยวข้อง



รูป 16.19

16.7 RECOMMENDED READING

[CATA94] ของหลักการ multiprocessors และตรวจสอบ SPARC-based SMPs ในรายละเอียดอีกด้วย SMPs คือ covered ในรายละเอียดบางส่วนและใน [STON93] [WHAN93]. [PFIS98] คือ essential การอ่านสำหรับบางคนที่น่าสนใจในหนังสือ clusters และฮาร์ดแวร์โปรแกรมการออกแบบ issues และ contrasts clusters กับ SMPs และ NUMAs อีกด้วย หนังสือบรรยายรายละเอียดทางเทคนิคของ SMP และ NUMA การออกแบบ issues

ดีเยี่ยม survey ของ relating issues เพื่อ cache coherence คือใน multiprocessors [LIJI93] [TOMA93] บรรจุ reprints ของกระดาษลูกกุญแจบนเรื่อง

ดี discussions ของ vector computation สามารถพบใน [STON93] และ [HWAN93].

16.8 PROBLEMS

- 16.1** ปล่อยให้ α เป็นของ percentage โปรแกรมโค้ดนั้นสามารถเป็น executed หนึ่งเวลาเดียวกันโดย n โปรเซสเซอร์ในคอมพิวเตอร์ระบบ. ตั้งสมมติฐานนั้นโค้ด remaining จะต้องเป็น executed sequentially โดยเดี่ยว โปรเซสเซอร์. แต่ละโปรเซสเซอร์มีอัตรา execution ของ x MIPS
- สำหรับการแสดงความเห็น MIPS effective อัตราเมื่อการใช้สำหรับระบบ exclusive execution ของโปรแกรมนี้ในของเรื่อง n , α และ x
 - ถ้า $n = 16$ และ $x = 4$ MIPS การตัดสินใจของ value α นั้นจะยอมแพ้การกระทำระบบของ 40 MIPS.
- 16.2** multiprocessor กับ eight โปรเซสเซอร์มี 20 ได้ต่อตีด tape ไดรฟ์. มีจำนวน/ตัวเลขกว้างใหญ่ของ jobs submitted เพื่อระบบนั้นแต่ละ require maximum ของ 4 tape ไดรฟ์เพื่อสมบูรณ์ execution. ตั้งสมมติ

ฐานนั้นแต่ละ job เริ่มกำลังรันกับเพียงสาม tape ไดรฟ์สำหรับระยะเวลายาวก่อน requiring tape fourth ไดรฟ์สำหรับระยะเวลานั้น toward ของจบการปฏิบัติการมันอีกด้วยตั้งสมมติฐานจัดให้ endless ของเช่นนั้น jobs.

- ใน OS scheduler จะไม่เริ่ม job unless มี 4 tape ไดรฟ์เป็นไปได้. เมื่อ job คือ started, ไดรฟ์ 4 คือ assigned immediately และไม่ใช้การนำออกเผยแพร่จนกระทั่ง หมด job อะไรคือ maximum และจำนวน/ตัวเลขอย่างน้อยที่สุดของ tape ไดรฟ์นั้นจะซ่าย idle เช่น result ของนี้ policy?
- แนะนำ policy alternative เพื่อปรับปรุง tape ไดรฟ์ utilization และที่เวลาเหมือน ๆ กันหลัก เกี่ยวระบบ deadlock. อะไรคือจำนวน/ตัวเลข maximum ของ job นั้นสามารถเป็นในที่ progress once? อะไรคือบนจำนวน/ตัวเลขสิ่งผูกมัดของ idling tape drives?

16.3 คุณสามารถ foresee ปัญหาบางกับ cache write-once approach บน -based รถประจำทาง multiprocessors? ถ้าดังนั้น, แนะนำ solution.

16.4 ไดรฟ์ตรง situation ในสองที่ซึ่ง โปรเซสเซอร์ใน SMP โครงสร้าง, ตรงเวลา, require ทางเข้า เพื่อบรรทัดเหมือน ๆ กันของข้อมูลจากหน่วยความจำสำคัญ. ทั้งสองโปรเซสเซอร์มี cache และใช้โปรโตคอล MESI initially, ทั้งสอง caches มีทำสำเนา invalid ของบรรทัด. รูปภาพ 16.19 depicts consequence ของอ่านของบรรทัด x โดยโปรเซสเซอร์ P1. ถ้านี่คือของเริ่ม sequence ของ accesses, draw รูปภาพ subsequent สำหรับ sequence ดังต่อไปนี้

- P2 reads x .
- P1 write to x (for clarity, label the line in P1's cache x').
- P1 write to x (label the line in P1's cache x'').
- P2 reads x .

16.5 รูปภาพ 16.20 shows สอง diagrams สภาพเป็นไปได้ cache coherence โปรโตคอล deduce และอธิบายแต่ละโปรโตคอล, และ compare แต่เพื่อ MESI.

16.6 ตรวจสอบกับ SMP ทั้งสอง L1 และ L2 caches การใช้โปรโตคอล MESI. เช่นได้อธิบายใน 16.3 ส่วน, หนึ่งในสภาพสี่คือเกี่ยวเนื่องกับแต่ละบรรทัดใน L2 cache. คือตลอด/ทุกสภาพสี่อีกด้วยสำหรับ ต้องการแต่ละบรรทัดใน L1 ถ้า cache? ดังนั้น, ทำไม? ถ้าไม่, อธิบายที่ซึ่งสภาพสามารถเป็น eliminated.

16.7 หัวข้อที่ 16.1 แสดงให้เห็นถึงประสิทธิภาพของ three-level cache arrangement สำหรับ S/390 IBM จุดประสงค์ของปัญหานี้คือเพื่อตัดสินใจหรือไม่ของ inclusion เสมอ third ของ cache seems worthwhile. ตัดสินใจ penalty ทางเข้า (average จำนวน/ตัวเลขของ pu cycles) สำหรับระบบกับเพียง cache L1, และ normalize นั้น value เพื่อ 1.0 จากนั้นตัดสินใจทางเข้า normalized penalty เมื่อทั้งสอง และ L1 L2 cache ถูกใช้และ penalty ทางเข้าเมื่อตลอด/ทุกสาม caches ถูกใช้แล้ว. สมุดโน้ตของ amount improvement ในหีบแต่ละและสภาพทัศนยะของคุณบน value L3 ของ cache.

16.8 code segment ต้องการเพื่อเป็น executed 64 เวลาสำหรับ evaluation ของ vector arithmetic การแสดง ความเห็น ดังต่อไปนี้ $D(I) = A(I) + B(I) * C(I)$ for $0 \leq I \leq 63$.

Load R1, B(I) /R1---Memory (O+I)/

Load R2,C(I)	/R2---Memory (β +I)/
Multiply R1,R2	/R1---(R1)*(R2)/
Load R3,A(I)	/R3---Memory (γ +I)/
Add R3,R1	/R3---(R3)+(R1)/
Load D1,R3	/Memory θ ---(R3)/

ที่ไหน R1,R2,and R3 คือโปรเซสเซอร์ลงทะเบียน และ $\alpha,\beta,\gamma,\theta$ เป็นหน่วยความจำสำคัญของการเริ่ม addresses ของ B(I),C(I),A(I),and D(I), respectively. ตั้งสมมติฐานที่ clock cycles สำหรับแต่ละโหลดหรือเก็บ/สะสม. สอง cycles สำหรับเพิ่ม, และ eight cycles สำหรับบนทั้ง multiplier uniprocessor หรือเดี่ยวโปรเซสเซอร์ใน SIMD เครื่องจักร.

- จำนวน/ตัวเลขทั้งหมดของโปรเซสเซอร์ cycles ต้องการเพื่อ execute ใค้ดนี้ segment repeatedly 64 เวลาบน SISD uniprocessor คอมพิวเตอร์ sequentially, ignoring ตลอด/ทุกๆ เวลาอื่นหนึ่งเวลา.
- ไต่ตรงของผู้ใช้ uniprocessor SIMD กับ 64 การประมวลผลมาเพื่อ execute การปฏิบัติ การ vector ใน synchronized ทัก vector การแนะนำบน 64-component vector ข้อมูลและทั้งสอง driven โดย clock same-speed execution ทั้งหมดเวลาบน SIMD เครื่องจักร, ignoring การแนะนำการออกอากาศและอื่นหนึ่งเวลา.
- อะไรคู่กับ speedup ของคอมพิวเตอร์ SIMDบน computer SISD ?

16.9 ผลิต vectorized รุ่นของโปรแกรมดังต่อไปนี้

```

DO 20 I = 1,N
  B(I, 1) = 0
  DO 10 J = 1,M
    A(I) = A(I) + B(I, J) * C(I, J)
  10 CONTINUE
  D(I) = E(I) + A(I)
20 CONTINUE

```

16.10 uniprocessor คอมพิวเตอร์สามารถปฏิบัติการใน scalar หรือทั้ง vector โหมด กับ computation performed nine ความเร็วในโหมด vector benchmark โปรแกรม took เวลา t บนคอมพิวเตอร์นี้. ของเวลานี้ 25% ในโหมด vector และเวลา remaining ในโหมด scalar.

- speedup effective ด้านต่าง mentioned ข้างบนเงื่อนไขเช่น compared เพื่อไม่การใช้ vector โหมด. อีกด้วย calculate α ของ percentage ใค้ดนั้นมีเป็น vectorized (compiled ดังนั้นเช่น เพื่อใช้โหมด mode) vector ใน preceding โปรแกรม.
- เรานั้นสองอัตราส่วนความเร็วระหว่าง vector และ scalar โหมดโดยฮาร์ดแวร์ improvements. calculate speedup effective นั้นคือ achieved.

- c. speedup เหมือน ๆ กัน obtained ในคือ (b) obtained จาก compiler improvements ก่อนข้าง
กว่าฮาร์ดแวร์ improvement. อะไรจะ vectorization ใหม่อัตราส่วน α นั้นจะได้รับรองโดย
สำหรับ compiler benchmark เหมือน ๆ กัน program?